PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-162820

(43)Date of publication of application: 18.06.1999

(51)Int.CI.

H01L 21/027 G03F 7/40

H01L 21/3065

(21)Application number: 09-329275

(71)Applicant : SONY CORP

(22)Date of filing:

28.11.1997


(72)Inventor: KAMIIDE KOYO

(54) SEMICONDUCTOR MANUFACTURING METHOD AND THE MANUFACTURING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing method and a manufacturing device which improves machining precision for a semiconductor.

SOLUTION: This manufacturing method forms a resist pattern on a wafer by performing photolithography for the wafer, on which surface an oxide film has been formed, forms a pattern on the oxide film by etching based upon the resist pattern and obtains a target line width which is a line width of the oxide film pattern. In this case photolithography is performed by setting beforehand the a line width of a resist size which should be drawn on the wafer, the line width of the resist pattern formed on the wafer is measured, the line width of a photoresist and a line width of the resist pattern are measured, an etching condition corresponding to the line width of the resist pattern is decided based upon the compared value and etching is made.



LEGAL STATUS

[Date of request for examination]

16.01.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] By performing a photolithography to the wafer with which the oxide film was formed in the front face In the semi-conductor manufacture approach of forming a resist pattern on a wafer, etching based on the resist pattern, forming a pattern in an oxide film, and obtaining the target line breadth which is the line breadth of the pattern of an oxide film Set up beforehand the line breadth of the photoresist dimension which should draw on a wafer, perform a photolithography, and the line breadth of the resist pattern formed on the wafer is measured. The semi-conductor manufacture approach characterized by etching by comparing the line breadth of a photoresist dimension with the line breadth of a resist pattern, and determining the conditions of etching corresponding to the line breadth of a resist pattern based on the compared value.

[Claim 2] The semi-conductor manufacture approach according to claim 1 of choosing and determining the conditions of etching corresponding to the range in which the line breadth of a resist pattern is classified into two or more range, the conditions of etching are set up for every partition, and the line breadth of a resist pattern corresponds.

[Claim 3] Etching is the semi-conductor manufacture approach according to claim 1 performed using fluorine system gas.

[Claim 4] Etching is the semi-conductor manufacture approach according to claim 1 performed using deposition nature gas.

[Claim 5] Two or more manufacturing installations for performing etching with a photolithography to an object, In the semiconductor fabrication machines and equipment which have the control unit which is connected to each manufacturing installation and is controlling the manufacturing installation, and the storage which is connected to the control unit and memorizes the information on an object Stores are semiconductor fabrication machines and equipment characterized by classifying the line breadth of a resist pattern into two or more range based on the resist pattern formed of the photolithography, and recording the conditions of etching corresponding to the range of each resist pattern.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.
3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to amelioration of the semi-conductor manufacture approach and a manufacturing installation, the semi-conductor manufacture approach which raises the process tolerance of a semi-conductor especially, and a manufacturing installation.

[0002]

[Description of the Prior Art] Detailed-ization progresses and, as for the circuit pattern of a semiconductor device, is introduced every year in the process in which the source lithography of short wave Nagamitsu which enables the processing, the dry etching system in which highly precise processing is possible manufacture a semiconductor device. When, realizing the device engine performance currently called for on the other hand, since even dispersion produced in processing with those high performance equipments poses an electrical property top problem, highly precise processing near an equipment limitation is needed. [0003] In the signal-processing logic LSI to which improvement in the speed of processing speed progresses especially, the effect the gate line breadth of a transistor affects processing speed is large, and needs to manage severely in manufacture of a semiconductor device. However, the actual condition is that the precision for which a semiconductor device is asked as mentioned above has reached the limitation of the engine performance of a manufacturing installation. That is, also when each semiconductor device which should be processed is processed on the optimal, same conditions, dispersion in the dimension of each semiconductor device is generated.

[0004] Conventionally, in the process in which a semiconductor device is manufactured, the dimensional control of the processed semiconductor device is performed as follows. First, before processing [photolithography] to a semiconductor device, the conditions of photolithographies, such as the exposure time of semiconductor fabrication machines and equipment and a focal location, are set up so that the optimal resist pattern may be obtained. At this time, the photoresist dimension (henceforth "PR dimension") which is the pattern of the ideal of the resist pattern which should be drawn on a wafer is also set up beforehand. And a photolithography is given to a wafer on the optimal conditions, and a resist pattern is formed on a wafer.

[0005] Then, the line breadth of the resist pattern formed on the wafer is measured, and it is compared with PR dimension. Supposing PR dimension and the line breadth of a resist pattern have shifted, the conditions of a photolithography will be adjusted and a photolithography will be performed to the following wafer. When it is carried out whenever the activity of this fine tuning processes each semiconductor device, and processing the narrow device of especially the specification range, it is important for it to tune the conditions of a photolithography etc. finely.

[0006]

[Problem(s) to be Solved by the Invention] However, since adjusting conditions serially whenever it processes a wafer reduces productivity remarkably, a certain amount of dispersion must be admitted. Moreover, in order to control this dispersion, the correlation of the processing conditions in a lithography process and the line breadth of a resist pattern is totaled statistically, and some which are introduced into the production line have the system fed back to the processing conditions of a lithography process. However, even if it uses such a semi-conductor manufacturing system, the problem that dispersion will arise is in the line breadth after resist development according to the resolution limit of the resist of the

photolithography equipment currently used, or the limitation of the focus at the time of pattern drawing. [0007] Although replacement of photolithography equipment will be an easiest and positive means if more highly efficient equipment exists at this time, problems, such as increase of mass—production cost and decline in a rate of operation, will arise. Moreover, in manufacture of LSI, the production device has evolved every day, the manufacturing installation introduced newly has also produced the situation where equipment must be updated in several months, and there is a problem in replacing equipment. And a semi-conductor manufacturing system which realizes improvement in process tolerance by the device of a processing flow, effective use of a process data, etc. is desired.

[0008] Then, this invention cancels the above-mentioned technical problem, and it aims at offering the semi-conductor manufacture approach and manufacturing installation whose process tolerance of a semi-conductor improves.

[0009]

[Means for Solving the Problem] By performing a photolithography to the wafer with which the oxide film was formed in the front face, if the above-mentioned purpose is in this invention In the semi-conductor manufacture approach of forming a resist pattern on a wafer, etching based on the resist pattern, forming a pattern in an oxide film, and obtaining the target line breadth which is the line breadth of the pattern of an oxide film Set up beforehand the line breadth of the photoresist dimension which should draw on a wafer, perform a photolithography, and the line breadth of the resist pattern formed on the wafer is measured. It is attained by etching by comparing the line breadth of a photoresist dimension with the line breadth of a resist pattern, and determining the conditions of etching corresponding to the line breadth of a resist pattern based on the compared value.

[0010] In this invention, the conditions of etching are determined based on the line breadth of a resist pattern, and etching is performed so that the line breadth of a resist pattern may become a photoresist dimension. Thereby, dispersion produced in the dimension of a semiconductor device can be controlled. [0011] Two or more manufacturing installations for performing etching with a photolithography to an object, if the above-mentioned purpose is in this invention, In the semiconductor fabrication machines and equipment which have the control unit which is connected to each manufacturing installation and is controlling the manufacturing installation, and the storage which is connected to the control unit and memorizes the information on an object The line breadth of a resist pattern is classified into two or more range based on the resist pattern formed of the photolithography, and a store is attained by the semiconductor fabrication machines and equipment by which the conditions of etching corresponding to the range of each resist pattern are recorded.

[0012] In this invention, the conditions of etching are determined based on the line breadth of a resist pattern, and etching is performed so that the line breadth of a resist pattern may become a photoresist dimension. Thereby, dispersion produced in the dimension of a semiconductor device can be controlled. [0013]

[Embodiment of the Invention] Hereafter, the gestalt of suitable operation of this invention is explained to a detail based on an accompanying drawing. In addition, since the gestalt of the operation described below is the suitable example of this invention, desirable various limitation is attached technically, but especially the range of this invention is not restricted to these gestalten, as long as there is no publication of the purport which limits this invention in the following explanation.

[0014] The system chart of the gestalt of desirable operation of the semiconductor fabrication machines and equipment of this invention is shown in drawing 1, and semiconductor fabrication machines and equipment 10 are explained to it in detail with reference to drawing 1. The semiconductor fabrication machines and equipment 10 of drawing 1 consist of database 13 grade which are the host computer 11 which is a control unit, the production line 12 which consists of two or more manufacturing installations, and a store. It connects with the production line 12 and a host computer 11 directs initiation of processing with a production line 12, the contents of processing, etc. based on the information. Moreover, the information on the product processed from the production line 12 is sent to a host computer 11.

[0015] A production line 12 is for manufacturing a semiconductor device, and equipments, such as photolithography equipment, a dry etching system, and a line breadth measuring device, are located in a line in accordance with the flow of the manufacture process of a semiconductor device. Moreover, the host computer 11 is connected with the database 13, and a database 13 records the information on the product sent from the production line 12, or has memorized the contents which a production line 12 should

process. A database 13 sends the data memorized to a host computer 11 based on the command of a host computer 11.

[0016] The alder data mill 14 is formed between the host computer 11 and the production line 12. The alder data mill 14 inputs the information on the product which an operator processes to a host computer 11, and initiation of manufacture processing and termination are directed. Moreover, the processing quality data based on the measuring device of a production line 12 is also inputted into the alder data mill 14, and a yes—no decision is displayed on it to quality specification. Furthermore, the values in performance of each manufacturing installation equipment of the production line 12 measured periodically are also inputted, and the propriety of an activity is shown.

[0017] In the conceptual diagram of a semi-conductor manufacture process, and drawing 3, the flow chart Fig. of semi-conductor manufacture is shown, and the manufacture approach of a semi-conductor is explained in detail with reference to drawing 2 and drawing 3 at drawing 2 at them. First, the oxide film for isolation for forming the island for carrying out bonding of the die of the center of a leadframe on a wafer is formed. Next, in order to prevent Well / junction leak, an ion implantation is made, and gate oxide is formed on it.

[0018] next, the gate electrode layer of the processed film which consists for example, of polycide (Wpolycide) film etc. on this wafer — CVD (Chemical Vapor Deposition) — it is formed by law. In addition, the information on each wafer that these processes were added is serially sent to a host computer 11, and the data is stored in a database 12.

[0019] Next, a photoresist is applied to a wafer, and a photolithography is performed so that PR dimension may be obtained (ST1). And the line breadth Xp of the resist pattern formed on the wafer is measured by length measurement SEM, and it is directly inputted into a host computer 11 through the alder data mill 14 (ST2).

[0020] A host computer 11 computes the standard resist etching time Tpt and the calculation resist etching time Tp for the line breadth Xp of the sent resist pattern using the following formulas (ST3). [Equation 1]

Tpt=60x (0.39-0.34)/Rp ... (1)

[Equation 2]

Tt=60x (Xp-0.34)/Rp ... (2)

[0021] The formula (1) is finding the standard etching time Tpt which is the theoretical value of the etching time at the time of being 0.39nm whose line breadth Xp of a resist pattern is PR dimensions, when setting line breadth (henceforth "target line breadth") of the pattern of the oxide film after etching to 0.34nm. Not setting the line breadth Xp of a resist pattern as 0.39um(s) which are direct target line breadth at a photolithography process is based on the following reasons.

[0022] Originally, as for the line breadth of the resist pattern formed with lithography, it is desirable that it is the same line breadth as target line breadth, for example, 0.34um(s). However, it is very difficult to form the line breadth of 0.34um(s) in i line (exposure light source whose wavelength is 365mm) photolithography. That is, the resolution limit in an i line lithography technique is expressed with the following formulas like other optical lithography.

[Equation 3] R=k-lambda/NA ... (3)

Here, use light source wavelength and NA of the multiplier and lambda related to [related to resolution limit line breadth in R] a resist ingredient in k are use lens solid angles.

[0023] In the case of i line light source, it is lambda= 365 (mm), and if the lens of high performance is used, it can be referred to as NA=0.63 and a resist ingredient, production dispersion, etc. will generally be taken into consideration, it will be set to k= 0.6 from a formula (3). Even if it becomes the resolution limit line breadth R= 0.347 of an i line lithography (mm) at this time and uses the lens of high performance, it is difficult to set line breadth to 0.34um(s). For this reason, in case the line breadth of a resist pattern is formed in 0.39um(s) which are the threshold value of photolithography equipment in a photolithography process and the etching process which is degree process is performed, he is trying to adjust that line breadth.

[0024] From the line breadth Xp of the resist pattern actually formed on the wafer, in case the line breadth Xp of a resist pattern makes it 0.34um(s), a formula (2) finds the calculation etching time Tp which is required etching time, when etching.

[0025] A host computer 11 compares the standard etching time Tpt with the calculation resist etching time

Tp. Thereby, PR dimension can be compared with the line breadth Xp of a resist pattern. And the conditions of etching of degree process are determined based on this compared result (ST4). [0026] The conversion table of the calculation resist etching time Tp and etching conditions is shown in drawing 4, and PR dimension and the comparison approach of the line breadth Xp of a resist pattern are explained in detail, referring to drawing 4. In drawing 4, the calculation resist etching time Tp is classified into two or more fields, for example, eight range, based on the standard resist etching time Tpt. The resist etcher recipe corresponding to each field is prepared. The resist etcher recipe is set up so that the line breadth of a resist pattern can be extended, as the line breadth Xp of a resist pattern becomes large. [0027] It is set to the resist etcher recipe as shown in drawing 5, for example, so that the conditions of etching, such as a quantity of gas flow, gas pressure, and microwave power, may become the minimum about dispersion in the line breadth Xp of a resist pattern. In order for this to bring close to PR dimension from the line breadth Xp of the resist pattern obtained by the photolithography, the conditions of etching will be set up corresponding to the line breadth Xp of a resist pattern.

[0028] For example, when the line breadth Xp of a resist pattern is 0.39um(s), the calculation resist etching time Tp corresponds to the range of **5 (sec) of the standard resist etching time Tpt by the formula (1) and the formula (2). Therefore, "D" of the resist etcher recipe of drawing 4 is chosen, and conditions like drawing 5 are sent to a resist etching system from a host computer 11. Then, etching processing is made based on the condition.

[0029] And a wafer flows to the etching system of the production line 12 of drawing 1, and etching is made on condition that etching chosen from resist etcher recipes (ST5). Thereby, etching to which the line breadth Xp of a resist pattern turns into target line breadth is performed. After etching processing is completed, the resist line breadth Xp is measured by length measurement SEM (ST6), and a numeric value is inputted into the direct host computer 11 through the alder data mill 14. Then, after processing the WPolycide gate on the bottom of the conditions of drawing 6 by the owner magnetic field microwave plasma etching system and measuring the line breadth of a resist pattern by length measurement SEM, a semiconductor device is sent out to degree process (ST7).

[0030] Since dispersion in the line breadth Xp of the resist pattern formed in each wafer can be amended only by choosing a resist etcher recipe, whenever it processes a wafer, it is not necessary to adjust conditions, such as a photolithography, serially, and a semiconductor device can be manufactured efficiently. Moreover, since the line breadth Xp of a resist pattern is fed back and the line breadth of a resist mask is corrected by dry etching, a controllability can improve and the gap from PR dimension can be pressed down to min. For example, in a lithography process, dispersion in the line breadth of a resist pattern can be pressed down to 0.34um**0.010um and the minimum after 0.39**0.025um and a resist etching process as compared with target line breadth as compared with PR dimension. Furthermore, although the limitations of the line breadth which controls by the i line lithography and is formed were 0.39um(s), formation of the line breadth pattern of 0.34um(s) can realize them with a sufficient precision across a line breadth limitation.

[0031] The gestalt of another operation of this invention is shown in another gestalt drawing 7 thru/or another drawing 12 of operation. The semi-conductor manufacture approach and manufacturing installation of a gestalt of each following operation are the almost same structure as the semi-conductor manufacture approach of the gestalt operation of drawing 1, and a manufacturing installation. Therefore, about the component in the semi-conductor manufacture approach and manufacturing installation of a gestalt of the following operations, in being the same as the component in the semi-conductor manufacture approach and manufacturing installation of a gestalt of operation of drawing 1, the same sign is described and it omits the explanation.

[0032] The gestalt of another operation of this invention is shown in gestalt drawing 7 of the 2nd operation. In the gestalt of the 2nd operation, in case a different point from the gestalt of the 1st operation performs resist etching, it is using a fluorine system radical (free radical). With reference to drawing 7, the semiconductor manufacture approach is explained in detail.

[0033] First, the ion implantation for an isolation oxide film, and well / junction leak prevention and gate oxide are formed on a wafer. And the WPolycide film which is processed film is formed by the heat CVD method on this, and an oxide film deposits 70nm with an ordinary pressure CVD method on this, for example. And a resist pattern is formed at a photolithography process.

[0034] At this time, the line breadth of the resist pattern formed in a semiconductor device performs a

photolithography so that it may be set to 0.40um(s). 0. It is because it is necessary to make it thicker than the gestalt of the 1st operation in order to use fluorine system gas for having been referred to as 40um and to perform resist dry etching, in case etching mentioned later is performed.

[0035] Next, the line breadth of the pattern formed by the photolithography is measured by length measurement SEM, and the line breadth data Xp is sent to a host computer 11. A host computer 11 computes standard resist etching time Tpt and the calculation resist etching time Tp based on the following formulas. Here, the etching rate Rp is for example, 60 nm/min - 70 nm/min.

[Equation 4]

Tpt=60x (0.40-0.34)/Rp ... (4)

[Equation 5]

Tt=60x (Xp-0.34)/Rp ... (5)

[0036] A formula (4) is a formula which calculates the theoretical value of resist etching time required to set target line breadth to 0.34um(s) here, when a photolithography is performed so that the line breadth Xp of a resist pattern may be set to 0.40um(s). On the other hand, the formula (5) is computing the resist etching time which needs the line breadth Xp of an actual resist pattern since it becomes target line breadth.

[0039] Etching is performed by the resist etching system based on the etching conditions of the selected resist etcher recipe. Here, a radical (free radical) transportation mold etching system is used as a resist etching system. This is because pattern dependence generated with lithography can be amended by using the radical of a fluorine system. The phenomenon of the following [dependence / pattern] in here is said. [0040] For example, when pattern drawing is performed by the lithography using the resist of a positive type, the line breadth of the pattern generally isolated will become thicker than the line breadth of a dense pattern. This is for the improvement in on the strength [optical] by diffracted-light interference not to occur by the isolated pattern, although it is obtained from reticle opening of the pattern with which the diffracted light adjoins and contrast becomes large by interference by the dense pattern. Therefore, if the line breadth of a dense pattern is set up and lithography is performed, the quantity of light of an isolated pattern will be insufficient, and line breadth will become thick. Conversely, when the resist of a negative mold is used, the line breadth of an isolated pattern will become thinner than a dense pattern.

[0041] When a continuation pattern and an isolated pattern are formed here based on PR dimension with lithography, a continuation pattern is formed by 0.40um(s) and isolated Rhine presupposes that it was formed in 0.42um extent. As for a fluorine system radical, in an etching process, the dirty rate of an isolated pattern becomes higher than the dirty rate of a continuation pattern according to a micro loading effect after that. Therefore, for example, the line breadth of 0.34um(s) and a continuation pattern is formed in 0.35um(s), and the line breadth of the isolated pattern after etching termination can amend the difference of the line breadth both pattern.

[0042] And an oxide-film layer is etched for example, with parallel monotonous narrow gap RIE (Reactive Ion Etching) equipment by using the formed resist pattern as a mask. Then, the line breadth Xp of a resist pattern is measured by the side length SEM, and it inputs into the alder data mill 14. And the WPolycide gate is processed with an owner magnetic field microwave plasma etching system. After this processing is completed, a resist pattern is measured by the side length SEM, and is sent to degree process after inputting into the alder data mill 14.

[0043] By this, the value of the line breadth Xp of the resist pattern in a photolithography is fed back, it becomes processible [the resist mask which amends the line breadth Xp of a resist pattern further], and Gate processing with a more high precision can be performed.

[0044] The flow chart Fig. of semi-conductor manufacture is shown in gestalt drawing 8 of the 3rd operation, and the gestalt of the 3rd operation is explained to it in detail with reference to drawing 8. First, the WPolycide film which is processed film is formed in the object with which the island oxide film for isolation and ion grouting of Well / junction leak prevention passed through the Gate oxidation process on the wafer with a heat CVD method. Besides 70nm of oxide films is made to deposit with an ordinary pressure CVD method, a photolithography is performed and a resist pattern is formed in the bottom of the conditions of drawing 9 (ST11).

[0045] The line breadth of the pattern formed at the photolithography process is measured by length measurement SEM (ST12), and the line breadth is inputted into a host computer 11 and the alder data mill 14. A host computer 11 and the alder data mill 14 compute the average Xp of the line breadth, and it judges whether Xp is 0.34 or more (ST13).

[0046] When the line breadth Xp of a resist pattern is 0.34 or more, in a host computer 11 and the alder data mill 14, the standard resist etching time Tpt and the calculation resist etching time Tp are computed based on the following formulas from this data (ST14).

[Equation 6]

Tpt=60x (0.40-0.34)/Rp ... (6)

[Equation 7]

Tt=60x (Xp=0.34)/Rp ... (7)

[0047] The standard resist etching time Tpt and the calculation resist etching time Tp which were computed are compared based on drawing 9, and a host computer 11 searches within the limits of [which] the standard resist etching time Tpt of drawing 9 Tp is. And etching which is the following process is performed based on the resist etcher recipe of corresponding Tp range (ST15).

[0048] A quantity of gas flow and gas pressure as shown in drawing 10, microwave power, susceptor temperature, etching time, etc. are beforehand set to the resist etcher recipe. According to the value of the standard resist etching time Tp, one certain resist etcher recipe is chosen from two or more of these resist etcher recipes.

[0049] Next, when the line breadth Xp of a resist pattern is less than 0.34, it is necessary to enlarge line breadth Xp of the resist pattern formed with lithography. At this time, the calculation resist etching time Td is computed based on the following formulas from this data with a host computer 11 and the alder data mill 14 (ST17).

[Equation 8]

Tpt=60x (0.40-0.34)/Rp ... (8)

[0050] A host computer 11 searches within the limits of [which] drawing 11 the calculation resist etching time Td is (ST18). And etching which is the following process is performed based on the resist etcher recipe of the corresponding calculation resist etching time Td range. A quantity of gas flow as shown in drawing 12, gas pressure RF power, etching time, etc. are beforehand set up by the resist etcher recipe, and are chosen as it from two or more resist etcher recipes based on the standard resist etching time Td. for example, when the value of Xp is 0.31nm, "epsilon" of a resist etcher recipe chooses by the formula (8) — having — ** — etching is performed on conditions [like] (ST19).

[0051] then, CHF3 with high DEPOJISSHON nature and CH two F2 etc. — coating of the resist pattern which deposits a polymer by decomposing a gas and is formed with lithography is performed. It is corrected so that the width of face of the heights of resist pattern ** which is not separated may become small and may turn into line breadth of a predetermined resist pattern by this. And it can etch by the parallel monotonous etching system, and the resist pattern of the separated predetermined line breadth can be obtained. While being able to perform by this the line breadth correction which narrows the line breadth of a resist pattern in a lithography process, the correction which extends the line breadth of a resist pattern can be made.

[0052] According to the gestalt of each above-mentioned implementation, compared with the resist mask formed only at a photolithography process, there are few gaps from line breadth dispersion and target line breadth, and high processing of a line breadth controllability can be realized. moreover, the processing conversion difference data of pattern processing equipments, such as a dry etching system, — reading — conversion — the precision of a processing completion dimension improves by subtracting and adding difference to mask width of face. And pattern dependence of a photolithography can be amended by using radicals, such as a fluorine system halogen, for dry etching. Furthermore, descent of line breadth narrower

than the resolution limit of lithography equipment becomes controllable.

[0053]

[Effect of the Invention] As explained above, according to this invention, the semi-conductor manufacture approach and manufacturing installation whose process tolerance of a semi-conductor improves can be offered.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The system chart showing the gestalt of desirable operation of the semiconductor fabrication machines and equipment of this invention.

[Drawing 2] The conceptual diagram showing the gestalt of desirable operation of the semi-conductor manufacture approach of this invention.

[Drawing 3] The flow chart Fig. showing the gestalt of desirable operation of the semi-conductor manufacture approach of this invention.

[Drawing 4] The table showing the line breadth of a resist pattern, and correspondence of a resist etcher recipe.

[Drawing 5] The table showing an example of the etching conditions of a resist etcher recipe.

[Drawing 6] The table showing an example of the etching conditions of a resist etcher recipe.

[Drawing 7] The desirable system chart of the semiconductor fabrication machines and equipment of this invention showing the gestalt of the 2nd operation.

[Drawing 8] The desirable flow chart Fig. of the semi-conductor manufacture approach of this invention showing the gestalt of the 3rd operation.

[Drawing 9] The table showing the line breadth of a resist pattern, and correspondence of a resist etcher recipe.

[Drawing 10] The table showing an example of the etching conditions of a resist etcher recipe.

[Drawing 11] The table showing the line breadth of a resist pattern, and correspondence of a resist etcher recipe.

[Drawing 12] The table showing an example of the etching conditions of a resist etcher recipe.

[Description of Notations]

10 [... A database, 14 / ... An alder data mill, Xp / ... Line breadth of a resist pattern.] ... Semiconductor fabrication machines and equipment, 11 ... A host computer (control device), 12 ... A production line, 13

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.
3.In the drawings, any words are not translated.

DRAWINGS



[Drawing 4]

Tpレンジ	レジストエッチャーレシビ
(Tpt-30sec)±5sec	A
(Tpt-20sec)±5sec	В
(Tpt-10sec) ± 5sec	C .
Tpt±5sec	D
(Tpt+10sec) ±5sec	E
(Tpt+20sec) ± 5sec	F
(Tpt+30sec) ±5sec	G
(Tpt+40sec)±5sec	н

[Drawing 5]

ガス枝量: C2=35Dacen ガス圧力: 80 Pa マイクロ後パワー: 600W サセプター温度 : 300℃ Bidning Tims : 45eec

[Drawing 6]

ガス接金: CD/OD=75/8 accon ガス圧力: 0.53 Pa マイクロ後パワー: 750W 取FPower : 750W (Wint Bich) . 30W (Doped Fely Bich+Over Bich) 番巻コイル電流 : 25/4人 サセプター製成 : 50°C Biching Time : WSI BFDにて RF Power 切り換え、オーバーエッテ20%

[Drawing 10]

ガス波量: CF4/O2/N2=270/270/80 seem. ガス圧力: 70 Pa マイクロ線パワー: 700W サセプター温度: 15°C Eaching Time : 6Date


[Drawing 11]

ガス液量: CH2P2/N2=250/500 access ガス圧力: 70 Pa マイクロセパワー: 700W サセプター程度 : 15℃ Baching Time : 40sm:


[Drawing 12]

- <u> </u>				
Tdレンジ	レジストエッチャーレシビ			
0~5	α			
5~10	β			
10~15	7			
15~20	8			
20~25	E			
25∼90	5			
30 ~35	Ð			
35~40	θ			


[Drawing 1]



[Drawing 2]




[Drawing 7]



[Drawing 9]

Tpレンジ	レジストエッチャーレシヒ
(Tpt-30sec) ±5sec	Α
(Tpt-20sec) ± 5sec	В
(Tpt-10sec) ± 5sec	C -
Tpt ±5sec	D
(Tpt+10sec) ±5sec	E
(Tpt+20sec) ±5sec	F
$(Tpt+30sec)\pm5sec$	G
(Tpi+40sec) ±5sec	Н

[Drawing 8]



[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平11-162820

(43)公開日 平成11年(1989)6月18日


(51) Int.CL*	隸別 記号	PΙ				
HOIL 21/02	7	HOIL 2	1/30	502	G	
G03F 7/40	5 2 1	G03F	7/40	521		•
H01L 21/8065	65	H01L 2	1/30	514	C	
				516	Z	•
		21/302 H				
		審查請求	未韶求	菌泉項の数 5	OL	(全11 頁)
(21)出職番号	特顧平9-329275	(71)出庭人		85 朱式会社		
(22)出顧日 平成9年(1997)11月28日	平成9年(1997)11月28日		基京家	品川区北品川 6	丁目?	4835号
		(72) 発明者	上班。	44		
	•	,	東京都品 一株式3	品川区北品川 6 会 社 内	丁目7	番35号 ソニ
		(74)代理人	弁理士	岡▲崎▼ 信	太鄭	(外1名)
	•	'				
	•					
	•					
				•		
						-

(54) 【発明の名称】 半等体製造方法及び製造装置

(57)【要約】

【課題】 半導体の加工精度が向上する半導体製造方法 及び製造装置を提供すること。

【解決手段】 表面に酸化機が形成されたウェハに対してフォトリソグラフィを行うことにより、ウェハ上にレジストパターンを形成し、そのレジストパターンに基づいてエッチングを施して酸化膜にパターンを形成して、酸化機のパターンの複幅であるターグット複幅を得る、半導体製造方法において、ウェハ上に鉛回すべきフォトレジスト寸法の微幅を予め設定して、フォトリソグラフィを行い、ウェハ上に形成されたレジストパターンの複幅を測定して、フォトレジスト寸法の微幅とレジストパターンの複幅を比較して、その比較した値に基づいてレジストパターンの複幅に対応するエッチングの条件を決定し、エッチングを行う。



20

【特許請求の葡囲】

【詰求項1】 表面に酸化機が形成されたウェハに対してフォトリングラフィを行うことにより、ウェハ上にレジストパターンを形成し、そのレジストパターンに基づいてエッチングを施して酸化膜にパターンを形成して、酸化機のパターンの線幅であるターゲット線幅を得る、半額体製造方法において

ウェハ上に横画すべきフォトレジスト寸法の線帽を予め 設定して、フォトリングラフィを行い。

ウェハ上に形成されたレジストパターンの根幅を測定し 10 て、フォトレジスト寸法の線幅とレジストパターンの線 幅を比較して、

その比較した値に基づいてレジストパターンの領帽に対応するエッチングの条件を決定し、エッチングを行うことを特徴とする半導体製造方法。

【請求項2】 レジストパターンの領帽が複数の箇関に区分され、それぞれの区分毎にエッチングの条件が設定されており、レンストパターンの根帽の該当する箇関に対応したエッチングの条件を選択して決定する請求項1 に記載の半導体製造方法。

【詰求項3】 エッチングは、フッ素系ガスを用いて行われる請求項1に記載の半導体製造方法。

【詰求項4】 エッチングは、堆積性ガスを用いて行われる請求項1に記載の半導体製造方法。

【詰求項5】 対象物に対してフォトリングラフィとエッチングを施すための複数の製造装置と、それぞれの製造装置に接続されており製造装置を制御している制御装置と、制御装置に接続されていて対象物の情報を記憶する記憶装置と、を有する半導体製造装置において、記憶装置は、

フォトリングラフィによって形成されたレジストパターンに基づいてレジストパターンの線幅が複数の範囲に区分され、それぞれのレジストパターンの範囲に対応したエッチングの条件が記録されていることを特徴とする半導体製造等層。

【発明の詳細な説明】

[0001]

【発明の屑する技術分野】本発明は、半導体製造方法及び製造装置の改良、特に、半導体の加工精度を向上させる半導体製造方法及び製造装置に関するものである。 【0002】

【従来の技術】半導体デバイスの回路バターンは年々機 細化が進み、その加工を可能とする短波長光瀬リソグラフィや高精度な加工が可能なドライエッチング装置等が、半導体デバイスを製造する過程において導入されている。一方、求められているデバイス性能を実現する上では、それらの高性能装置での処理で生ずるばらつきでさえ、電気特性上問題となるため、装置限界に近い高精度の加工が必要となる。

【0003】特に、処理速度の高速化が進む信号処理ロ 50

ジックLSIにおいて、トランジスタのゲート祭帽が処 理速度に及ぼす影響が大きく、半導体デバイスの製造に おいて厳しく管理する必要がある。しかし、上述したよ うに半導体デバイスに求められる精度は製造装置の性能 の限界に達しているのが実情である。すなわち、処理す べき各半導体デバイスを最適の同一条件で処理した場合 にも、各半導体デバイスの寸法のはらつきは発生する。 【0004】従来、半導体デバイスを製造する過程にお いて、加工された半導体デバイスの寸法管理は、以下の ように行われている。まず、半導体デバイスにフォトリ ソグラフィ等の処理する前に、最適のレジストバターン が得られるように、半導体製造装置の露光時間やフォー カス位置等のフォトリングラフィの条件が設定される。 このとき、ウェハ上に描画されるべきレジストパターン の理想のパターンであるフォトレジスト寸法(以下「P R寸注」という)も予め設定されている。そして、最適 の条件でウェハに対してフォトリングラフィが能され、 ウェハ上にレジストパターンが形成される。

[0005] その後、ウェハ上に形成されたレジストパターンの根値が測定され、PR寸法と比較される。もしPR寸法とレジストパターンの根値がずれていたら、フォトリソグラフィの条件を調整し、次のウェハに対してフォトリソグラフィを行う。この後調整の作業は、各半導体デバイスを処理する毎に行われ、特に規格範囲の狭いデバイスを処理する場合には、フォトリソグラフィの条件等の後調整を行うことが重要となっている。

[0006]

【発明が解決しようとする課題】しかし、ウェハを処理するごとに条件を逐次調整することは、著しく生産性を低下させるため、ある程度のばらつきは容認せざるを得ない。また、とのばらつきを抑制するために、リソグラフィ工程での処理条件とレンストパターンの複幅との相関関係を統計的に集計し、リソグラフィ工程の処理条件にフィードバックするシステムが生産ラインに導入されているものもある。しかし、このような半導体製造システムを用いても、使用しているフォトリソグラフィ装置のレジストの解像販昇やパターン描画時のフォーカスの販卵により、レジスト現像後の根幅にばらつきが生じてしまうという問題がある。

5 【0007】このとき、より高性能な装置が存在するのであれば、フォトリングラフィ装置の置き換えが最も妄場で確実な手段であるが、量産コストの増大、操業率の低下等の問題が生じてしまう。また、LSIの製造において、生産デバイスが日々進化しており、新しく導入した製造装置が数ヶ月で装置の更新をしなければならないという辛廉も生じており、装置の入れ替えをすることには問題がある。そして、処理フローの工夫及びプロセスデータの有効活用等によって加工精度の向上を実現する半導体製造システムが望まれている。

の 【0008】そこで本発明は上記課題を解消し、半導体

3 の加工精度が向上する半導体製造方法及び製造装置を提 供することを目的としている。

[00009]

【課題を解決するための手段】上記目的は、本発明にあ っては、表面に酸化膜が形成されたウェハに対してフォ トリソグラフィを行うことにより、ウェハ上にレジスト パターンを形成し、そのレジストパターンに基づいてエ ッチングを施して酸化膜にパターンを形成して、酸化膜 のバターンの線帽であるターゲット線帽を得る。半導体 製造方法において、ウェハ上に描画すべきフォトレジス 15 ト寸法の線幅を予め設定して、フォトリングラフィを行 い。ウェハ上に形成されたレジストバターンの稼帽を測 定して、フォトレジスト寸法の線幅とレジストパターン の線帽を比較して、その比較した値に基づいてレジスト パターンの線幅に対応するエッチングの条件を決定し、 エッチングを行うことにより、達成される。

【0010】本発明では、レジストバターンの線幅に基 づいてエッチングの条件を決定して、レジストバターン の欲帽がフォトレジスト寸法になるように、エッチング が縮される。これにより、半導体デバイスの寸法に生じ 20 るばちつきを抑制することができる。

【①①11】上記目的は、本発明にあっては、対象物に 対してフォトリソグラフィとエッチングを施すための彼 数の製造装置と、それぞれの製造装置に接続されており 製造装置を制御している副御装置と、副御装置に接続さ れていて対象物の情報を記憶する記憶装置と、を有する 半導体製造装置において、記憶装置は、フォトリソグラ フィによって形成されたレジストパターンに基づいてレ ジストパターンの複幅が複数の範囲に区分され、それぞ れのレジストバターンの衛囲に対応したエッチングの条 件が記録されている半導体製造装置により、達成され る.

【0012】本発明では、レジストパターンの線帽に基 づいてエッチングの条件を決定して、レジストバターン の原帽がフォトレジスト寸法になるように、エッチング が縋される。これにより、半導体デバイスの寸法に生じ るばらつきを抑制することができる。

[0013]

【発明の真施の形態】以下、本発明の好適な真緒の形態 を添付図面に基づいて詳細に説明する。なお、以下に述 40 べる実施の形態は、本発明の好適な具体例であるから、 技術的に好ましい程々の限定が付されているが、本発明 の範囲は、以下の説明において特に本発明を限定する旨 の記載がない限り、これらの形態に限られるものではな

【①①14】図1には本発明の半導体製造装置の好まし い実施の形態のシステム図を示しており、図1を参照し て半導体製造装置10について詳しく説明する。図1の 半導体製造装置 1 0 は、副御装置であるホストコンピュ ータ11、複数の製造装置からなる製造ライン12、記 50 間Tpを算出する(ST3)。

健装置であるデータベース13等からなっている。ホス トコンピューター」は製造ライン12と接続されてい て、その情報に基づいて製造ライン12での処理の関 始、処理内容等を指示する。また、ホストコンピュータ 11には製造ライン12から処理された製品の情報が送 **られてくる。**

【0015】製造ライン12は半導体デバイスを製造す るためのものであり、フォトリングラフィ装置。ドライ エッチング装置、根幅測定装置等の装置が半導体デバイ スの製造過程の流れに沿って並んでいる。また、ホスト コンピュータ11はデータベース13と接続されてお り、データペース13は製造ライン12から送られてき た製品の情報を記録したり、あるいは製造ライン12が 処理すべき内容を記憶している。データベース 13はホ ストコンピュータ11の指令に基づいて、記憶されてい るデータをホストコンピュータ11に送る。

【0016】ホストコンピュータ11と製造ライン12 の間には、ハンディターミル14が設けられている。ハ ンディターミル14は、作業者がホストコンピュータ1 」に処理する製品の情報を入力し、製造処理の開始、終 了を指示するものである。また、ハンディターミル14 には、製造ライン12の測定装置による加工品質データ も入力され、品質規格に対して台否判定が表示される。 さらに、定期的に測定される製造ライン12の各製造装 置装置の性能値も入力され、作業の可否が示される。

【0017】図2には半導体製造過程の概念図、図3に は半導体製造のフローチャート図を示しており、図2と 図3を参照して、半導体の製造方法について詳しく説明 する。まず、ウェハ上にリードフレーム中央のダイをボ ンディングするためのアイランドを形成するための、素 子分離用酸化膜が形成される。次に We!!/接合り ークを防止するためにイオン注入がなされ、その上にゲ ート酸化膜が形成される。

【0018】次に、このウェハの上に倒えばポリサイド (Wpolycide) 膜等からなる被加工膜のゲート 電硬膜がCVD (Chemical Vapor De position) 法で形成される。尚、これらの工程 が加えられた各ウェハの情報は逐次ポストコンピュータ 11に送られ、そのデータはデータベース12に格納さ

【0019】次に、ウェハに対してフォトレジストを塗 布して、PR寸法が得られるように、フォトリソグラフ ィが行われる(ST1)。そして、ウェハ上に形成され たレジストパターンの線帽Xpが測長SEMで測定さ れ、ハンディターミル14を介してもしくは直接、ホス トコンピュータ 11に入力される (ST2)。

【0020】ホストコンピュータ11は送られてきたレ ジストパターンの線幅Xpを以下の式を用いて標準レジ ストエッチング時間Tptと算出レジストエッチング時

特闘平11-162820

【數1】

 $T p t = 60 \times (0.39 - 0.34) / Rp - \cdot \cdot \cdot (1)$

(4)

【数2】

 $Tt = 6.0 \times (Xp - 0.34) / Rp$. . . (2)

【0021】式(1)は、エッチングを施した後の酸化 膜のバターンの領幅(以下「ターゲット線幅」という) を0.34mmにする場合。レジストバターンの線幅X pがPR寸法である()。39nmであったときのエッチ ング時間の理論値である標準エッチング時間Tptを求 トパターンの線帽Xpを直接ターゲット線幅であるO. 39 umに設定しないのは、以下の理由による。

【0022】本来、リングラフィで形成されるレジスト パターンの線帽は、ターゲット線幅と同一の線帽。例え ばり、34 u mであることが望ましい。しかし、i 線 (波長が365mmの露光光額) フォトリングラフィに おいてり、34 umの線帽を形成することは極めて困難 である。すなわち、!穢リソグラフィ技術における解像 腹界は、他の光学リングラフィ同様以下の式で表され

【数3】R=k·i/NA . . . (3) ここで、Rは解像限界線幅。kはレジスト材料に関係す る係数、入は使用光源波長、NAは使用レンズ立体角で

【0023】式(3)より、1銀光炉の場合ス=365 (mm)であり、高性能のレンズを用いればNA=0. 63とすることができ、一般的にレジスト材料や生産は らつき等を考慮すると k = 0.6 となる。このとき! 根 リソグラフィの解像腹界線帽R=O.347(mm)と なり、高性能のレンズを使ったとしても根椹をり、34 umとすることは難しい。このため、フォトリソグラフ ィ工程においてはレジストパターンの線幅をフォトリソ グラフィ装置の限界値である(). 39 umに形成し、次 工程であるエッチング工程を行う際に、その根帽を調整 するようにしている。

【0024】式(2)は、ウェハ上に実際に形成された レジストパターンの線幅Xゥから、レジストパターンの 根帽Xpが0、34umにする際、エッチングを能すと きに必要なエッチング時間である算出エッチング時間下 pを求めるものである。

【0025】ポストコンピュータ11は、標準エッチン グ時間Tptと算出レジストエッチング時間Tpを比較 する。これにより、PR寸法とレジストパターンの線幅 Xpを比較することができる。そして、この比較した結 果に基づいて、次工程のエッチングの条件が決定される (ST4).

【0026】図4には算出レジストエッチング時間T.p とエッチング条件との対応表を示しており、図4を参照 しながらPR寸法とレジストパターンの根幅Xpの比較 方法について詳しく説明する。図4において、標準レジ 50

ストエッチング時間Tptに基づいて、算出レジストエ ッチング時間Tpが複数の領域、例えば8つの範囲に区 分されている。それぞれの領域に対応したレジストエッ チャーレシピが用意されている。レジストエッチャーレ シビはレジストバターンの線幅Xpが大きくなるにつれ めているものである。フォトリソグラフィ工程でレジス 10 て、レジストバターンの線帽を広げることができるよう に設定されている。

> 【りり27】レジストエッチャーレンビには、図5に示 ずような、例えばガス強量、ガス圧力、マイクロ波パワ **一等のエッチングの条件が、レジストバターンの領幅X** pのばちつきを最小限になるように設定されている。こ れにより、フォトリングラフィで得られるレジストパタ ーンの線幅XpからPR寸法に近づけるため、エッチン グの条件がレジストパターンの線幅Xpに対応して設定 されることになる。

【0028】倒えば、レジストパターンの線幅Xpが O. 39 u mであるとき、式(1)と式(2)により、 算出レジストエッチング時間Tpは標準レジストエッチ ング時間Tptの±5(sec)の範囲に該当してい る。よって、図4のレジストエッチャーレシピの「D」 が選択され、ホストコンピューター1からレジストエッ チング装置へと図5のような条件が送られる。その後、 その条件に基づいてエッチング処理がなされる。

【0029】そして、ウェハが図1の製造ライン12の エッチング装置に淹れて、レジストエッチャーレシピの 中から選択されたエッチングの条件でエッチングがなさ れる(ST5)。これにより、レジストパターンの線幅 Xpがターゲット線幅になるようなエッチングが縮され る。エッチング処理が終了した後、レジスト線幅Xpが 測長SEMで測定され (ST6)、ハンディターミル1 4を介してもしくは直接ホストコンピュータ 11に数値 が入力される。その後、有磁場マイクロ波プラズマエッ チング装置により、図6の条件の下にWPo!ycid e ゲートが加工され、レジストパターンの線幅を測長S EMで測定した後、半導体デバイスが次工程に送り出さ 46 h3 (ST7).

【①①3①】レジストエッチャーレンビを選択するだけ で各ウェハに形成されたレジストパターンの線帽Xpの ばらつきを箱正することができるため、ウェハを処理す る毎にフォトリソグラフィ等の条件を逐次調整する必要 がなく、効率的に半導体デバイスの製造を行うことがで きる。また、レジストパターンの線幅Xpをフィードバ ックしてドライエッチングによりレジストマスクの線幅 を修正するため、制御性が向上し、PR寸法からのすれ を最小に押さえることができる。例えば、リングラフィ 工程においてレジストパターンの線帽のばらつきをPR

http://www6.ipdl.ncipi.go.jp/tjcontentbs.ipdl?N0000=20&N0400=image/gif&N0401=/N... 7/7/2005

(5)

寸法と比較してり、39±0、025um、レジストエ ッチング工程後でターゲット線幅と比較して、0.34 um±0.010umと最小眼に押さえることができ る。さらに、i類リソグラフィで制御して形成される線 幅の限界は例えばり、39umであったが、線帽限界を 超えて0.34 u mの線帽パターンの形成が精度よく実 現することができる。

【0031】別の実施の形態

図7乃至図12には、本発明の別の実施の形態を示して いる。以下の各実施の形態の半導体製造方法及び製造装 10 置は、図1の実施の形態の半導体製造方法及び製造装置 とほぼ同様の構造である。従って、以下の実施の形態の 半導体製造方法及び製造装置における構成要素につい て、図1の実施の形態の半導体製造方法及び製造装置に おける機成要素と同じ場合には、同じ符号を記してその 設明を省略する。

【0032】第2の実施の形態 --

図7には、本発明の別の実施の形態を示している。第2 の実施の形態において、第1の実施の形態と異なる点 は、レジストエッチングを行う際に、フッ素系ラジカル 20 m/mın~70nm/minになっている。 (遊氂基)を用いることである。図?を参照して半導体 製造方法について詳しく説明する。

 $T p t = 60 \times (0.40 - 0.34) / Rp + \cdots (4)$

【数5】

$Tt = 60 \times (Xp - 0.34) / Rp$

【0036】ととで式(4)は、レジストパターンの線 幅XpがO. 40umになるようにフォトリングラフィ を行ったときに、ターゲット線幅がり、34 umになる のに必要なレジストエッチング時間の理論値を求める式 である。一方、式(5)は、実際のレジストパターンの 線帽Xpが、ターゲット線帽になるために必要なレジス トエッチング時間を算出している。

【0037】ホストコンピュータ11は、式(4)と式 (5) でそれぞれ算出された標準レジストエッチング時 間Tptと算出レジストエッチング時間Tpを比較す る。両者のレジストエッチング時間を比較することによ り、レジストバターンの線帽Xgのばらつきを算出す る。ホストコンピュータ11は図4の比較表に基づい て、算出レジストエッチング時間Tpがどの範囲にある かを判断し、区分された領域に対応するレジストエッチ ャーレシピをエッチング装置に送る。

【0038】ここで、例えばレジストバターンの領幅X pがり、40 n mであった場合、ホストコンピュータ 1 ** lは、標準レジストエッチング時間Tptと算出レジス トエッチング時間Tpを算出する。そして、図5に基づ いてを比較して、標準レジストエッチング時間Tptと 算出レジストエッチング時間Tpを比較する。その結 果、レジストエッチャーレンピの中から「D」を選択 し、レジストエッチング鉄置にエッチング情報を送る。

*【0033】まず、ウェハ上に素子分離酸化膜、wel !/接合リーク防止のためのイオン注入、ゲート酸化膜 が形成される。そして、この上に被加工膜であるWPo !yc」de膜が熱CVD注により形成され、この上に 常圧CVD法により酸化膜が例えば70mm堆積する。 そして、フォトリングラフィ工程でレジストパターンを 形成する。

【①034】このとき、半導体デバイスに形成されるレ ジストパターンの観幅は、例えばり、40 u mになるよ うにフォトリングラフィを行う。0.40 u mとしたの は、後述するエッチングを行う際に、フェ素系ガスを用 いてレジストドライエッチングを行うため、第1の実施 の形態よりも太くする必要があるからである。

【0035】次に、フォトリングラフィで形成されたパ ターンの線幅を測長SEMで測定し、その線幅データX p はホストコンピュータ l l に送られる。ホストコンピ ュータ!!は、以下の式に基づいて標準レジストエッチ ング時間Tpt、算出レジストエッチング時間Tpを算 出する。ここで、エッチングレートRpは例えば60g 【数4】

ッチング条件に基づいて レジストエッチング装置によ りエッチングが行われる。ここで、レジストエッチング 装置としてラジカル(遊離基)輸送型エッチング装置を 用いる。これはフェ素系のラジカルを用いることで、リ ソグラフィで発生するパターン依存の補正を行うことが できるためである。ここでパターン依存とは以下の現象 をいう。

【0040】倒えばポジ型のレジストを用いたリソグラ フィによりパターン描画が行われる場合、一般的に孤立 したパターンの領幅は密バターンの領帽より太くなって しまう。これは、密パターンでは回折光が隣接するパタ ーンのレチクル開口部から得られ、干渉によりコントラ ストが大きくなるが、孤立パターンでは回折光干渉によ る光強度向上が超きないためである。よって密バターン の稼幅を設定してリングラフィを行うと、孤立パターン の光量が不足して線幅が太くなってしまう。逆に、例え はネガ型のレジストを用いた場合は孤立パターンの線幅 が密バターンより細くなってしまう。

【0041】ことでリングラフィで連続パターンと孤立 パターンをPR寸法に基づいて形成したとき、連続パタ ーンは(). 4() umで形成され孤立ラインは(). 42 u m程度に形成されたとする。その後エッチング工程にお いて、フェ素系ラジカルはマイクロローディング効果に より、孤立パターンのエッチレートが連続パターンのエ 【①①39】遊択されたレジストエッチャーレンビのエー50 ッチレートより高くなる。よって、倒えば、エッチング

10 *図8を参照して第3の実施の形態について詳しく説明す

る。まず、ウェハ上に素子分離用アイランド酸化膜及び

Wel!/接合リーク防止のイオン注入工程、Gate

酸化工程を経た対象物に接加工膜であるWPolyci

de膜を熱CVD法で形成する。この上に常圧CVD法 により酸化膜を70mm堆積させ、図9の条件の下にフ

ォトリソグラフィが行われ、レジストパターンが形成さ

【0045】フォトリングラフィ工程で形成されたパタ

コンピュータ11及びハンディターミル14にその線幅 を入力する。ホストコンピュータ11及びハンディター。

ーンの線幅を測長SEMで測定し(ST12) ホスト

ミル14は、その線幅の平均値Xpを算出し、Xpが

【0046】レジストパターンの線帽Xgが0、34以

上である場合。ホストコンピュータ11及びハンディタ

ーミル14ではこのデータから以下の式に基づいて、標

準レジストエッチング時間Totと算出レジストエッチ

34以上であるかを判断する(ST13)。

ング時間Tpを算出する(ST14)。

10 (ST11) a

(5)

終了後の孤立パターンの線幅は0.34 u.m、連続パタ ーンの線幅は0.35 umに形成され、両者のバターン の線幅の差を補正することができる。

9

【0042】そして、形成されたレジストパターンをマ スクとして、酸化膜層を倒えば平行平板ナローギャップ RIE (Reactive Ion Etching) 装置によりエッチングを行う。その後、レジストバター ンの線幅Xpを側長SEMで測定し、ハンディターミル 14に入力する。そして、有磁場マイクロ波プラズマエ ッチング装置によりWPolycideゲートを加工す 10 る。この処理が終了すると、レジストパターンが側長S EMで測定され、ハンディターミル14に入力後、次工 程へ送られる。

【0043】とれにより、フォトリソグラフィでのレジ ストパターンの線幅Xpの値をフィードバックし、さら にレジストパターンの線帽Xpを結正するレジストマス クの加工が可能となり、より精度の高いGate加工を 行うことができる。

【0044】第3の実施の形態

図8には半導体製造のフローチャート図を示しており、*20 【数6】

 $T p t = 60 \times \{0, 40 - 0, 34\} / R p$

【数7】

$Tt = 60 \times (Xp - 0.34) / Rp$ - - - (7)

【0047】算出された標準レジストエッチング時間下 ptと算出レジストエッチング時間Tpを図りに基づい て比較し、Tpが図9の標準レジストエッチング時間下 p ものどの範囲内にあるかをホストコンピュータ 1 1 が 検索する。そして、該当するTpレンジのレジストエッ チャーレシピに基づいて次の工程であるエッチングが行 われる (ST15)。

【0048】レジストエッチャーレンビには、図10に 示すようなガス流量、ガス圧力、マイクロ波パワー、サ セプター温度 エッチング時間等が予め設定されてい ※

 $Tpt = 60 \times \{0, 40 - 0, 34\} / Rp - \cdots \{8\}$

【数8】

【0050】算出レジストエッチング時間Tdが図11 のどの範囲内にあるかをホストコンピュータ!1が検索 する(ST18)。そして、該当する算出レジストエッ チング時間Tdレンジのレジストエッチャーレンビに基 づいて次の工程であるエッチングが行われる。レジスト エッチャーレンビには、図12に示すようなガス流費、 ガス圧力RFバワー、エッチング時間等が予め設定され ており、標準レジストエッチング時間Tdに基づいて、 複数のレジストエッチャーレシピから選択される。例え は、Xpの値が0、31nmの場合、式(8)により、 レジストエッチャーレシピの「ε」が選択され、のよう な条件でエッチングが行われる(ST19)。

【0051】その後、デポジッション性の高いCH F、CH、F、等の気体を分解することでポリマーを 堆積し、リソグラフィで形成されるレジストパターンの ※る。この複数のレジストエッチャーレンピの中から標準 レジストエッチング時間Tpの値に応じてある1つのレ ジストエッチャーレシピを選択する。 【0049】次に、レジストパターンの線幅Xヵが0. 34未満である場合、リソグラフィで形成されたレジス トバターンの線帽Xpを大きくする必要がある。このと き、ホストコンピュータ11及びハンディターミル14 ではこのデータから以下の式に基づいて、算出レジスト エッチング時間Tdを算出する(ST17)。

レジストパターンのの凸部の幅が小さくなり、所定のレ ジストパターンの線幅になるように修正される。そし て、平行平板エッチング装置でエッチングを行い、分離 された所定の領帽のレジストパターンを得ることができ る。これにより、リングラフィ工程において、レジスト 49 パターンの線帽を細める線帽修正ができるとともに、レ ジストパターンの線幅を広げる修正をすることができ

【0052】上記各真施の形態によると、フォトリング ラフィ工程のみで形成されるレジストマスクに比べ、線 幅ばらつき、ターゲット稼幅からのずれが少なく、線幅 制御性の高い加工が実現できる。また、ドライエッチン グ装置等のパターン加工装置の加工変換差データを読み 込み、変換差分をマスク帽に加減算することにより加工 でき上がり寸法の精度が向上する。そして、ドライエッ コーティングを行う。これにより、分離されてはいない 50 チングにファ素系ハロゲン等のラジカルを利用すること

http://www6.ipdl.ncipi.go.jp/tjcontentbs.ipdl?N0000=20&N0400=image/gif&N0401=/N... 7/7/2005

により、フォトリングラフィのパターン依存を補正する ことができる。更に、リングラフィ装置の解像限界より も狭い根幅の下降が制御可能となる。

11

[0053]

【発明の効果】以上説明したように、本発明によれば、 半導体の加工精度が向上する半導体製造方法及び製造装 置を提供することができる。

【図面の簡単な説明】

【図1】 本発明の半導体製造装置の好ましい実施の形態 を示すシステム図。

【図2】 本発明の半導体製造方法の好ましい実施の形態 を示す概念図。

【図3】 本発明の半導体製造方法の好ましい実施の形態 を示すフローチャート図。

【図4】 レジストパターンの被幅とレジストエッチャーレンビの対応を示す表。

【図5】 レジストエッチャーレシピのエッチング条件の 一例を示す表。

【図6】レジストエッチャーレシピのエッチング条件の*

*一例を示す表。

【図7】 本発明の半導体製造装置の好ましい第2の実施 の形態を示すシステム図。

【図8】 本発明の半導体製造方法の好ましい第3の実施 の形態を示すフローチャート図。

【図9】レジストパターンの複幅とレジストエッチャーレンピの対応を示す表。

【図10】レジストエッチャーレシピのエッチング条件の一側を示す表。


5 【図11】レジストパターンの線幅とレジストエッチャーレンピの対応を示す表。

【図 1 2 】レジストエッチャーレシビのエッチング条件 の一例を示す表。

【符号の説明】

10・・・半導体製造装置。11・・・ホストコンピュータ (制御装置)、12・・・製造ライン、13・・・データベース。14・・・ハンディターミル、Xp・・・レジストパターンの報唱。


[図3] [図4] [図5] フォトリソグラフィ工程 Tpレンジ レジストエッチャーレシビ Tpt-30sec) ± Seec Tpt-20sec) ± 5sec ₿ フォトレジストパターンの (Tpt-10sec)±5sec 線區Xp到定 D Tpi ±5sec [212] Tpt+10soc)±.5sc E Tp=80×(0.39-0.34)/Pp Tpt+20sec) ± Sce F レフストエロチャーレンビ なレンジ Tpt=60×0(p-0.34)/Rp Tpt+30coc) ±5se G Tpt+40sec) ±5sec 10 -18 レシピ選択 55 ~00 [図6] エッチング加工 -ST5 対え換点:CO/CO/S18 mare ガス圧の:SS5 Ps マイクロ数17マー: 1509 Exhour : 7509 Wish Daidy 2509 (Di 受けない 1504 Wish Daidy 2509 (Di フェンター: 1505 (Di Schig Time : 1411 MOUT 化ドDestit レジスト総領測定 ST8 次工程 -ST7 [図10] 【図11】 ガス改画: CHOP2 | Nad20 200 seem, ガス伝力: 70 Pe マイタロ投入サラー: 7000 ヤセフター修業 : 25 で Belong Time : 40mc ガス減重:CF+/CG/RD-977/270/80 m ガスピカ:も3: マイタビ製パワー: ITDW サセクナー温度 : UFC Berty Thre : Chec



特闘平11-162820

(9)

[図2]



特闘平11-162820

(10)

[図7] ライン管理/生産支援システム Litto パターン線幅 8102原 PR幹幅データ 自動レシビ 激択 91 Sab 作祭レシピ指定 Dry Blot鉄 バターン線幅 (PR Dry Bb&工程) _SIO2图 装載PR EARデータ Day Elich後数幅デ 91 Sub { SICO2 Dry Bich工程】 SIO2 Dry Exch使 パターン体値 **煮子分離酸化膜** SICE Dry Etch後 パターンは概 Si Sub (Gato Dry Bich工程) Gete Dry Eloi 鉄 パターン親臨 Gate Dry Etか飲 バタ

Si Sub


[図9]

Tpレンジ	レジストエッチャーレシビ
(Tp:-30sec)	٨
Tpt-20sec) ± Seec	В
(Tpt-10sec) ±5sec	¢
Трі±5еес	D
(Tpt+10sec)士Seec	E
Tpx+20sec)±5sec	F
(Tpt+30sec) ±5sec	G
(Tpi+40ecc)±5eec	н

(11)

特嗣平11-162820





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ EADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.